Design block in VHDL

$250-750 USD

クローズ

投稿日:

7年近く前

$250-750 USD

完了時にお支払い

Mirror unit receives data stream via Avalon ST interface which is buffered and processed if necessary. Each steam starts with Control packet which contains description about the image like interlacing, width and height or definition of the data received (Altera's VIP has it's own protocol, it is assumed that you familiar with it). Please read attached document for more detailed description. Only experienced designers with proven record and positive feadback.

Verilog / VHDL

プロジェクト ID: 14736654

プロジェクトについて

2個の提案

リモートプロジェクト

アクティブ 7年前

お金を稼ぎたいですか？

メールアドレス

Freelancerで入札する利点

予算と期間を設定してください

仕事で報酬を得る

提案をご説明ください

登録して仕事に入札するのは無料です

この仕事に2人のフリーランサーが、平均$528 USDで入札しています

@ducdctoandh

I am very suitable for this job because: - Worked with Altera - Understand the your specfication - Familar with VHDL/FPGA IMPORTANT: 100% JOB COMPLETED! Relevant Skills and Experience FPGA/VHDL/Verilog Testing skill (testbench) Proposed Milestones $333 USD - the whole work

$333 USD 5日以内