Asic design - Verilog/HDL code -Design

$250-750 USD

キャンセル

投稿日:

7年近く前

$250-750 USD

完了時にお支払い

Analyze, design, synthesize, and simulate logic circuits using Verilog-HDL and different widely-used tools such as ModelSim

Verilog / VHDL

プロジェクト ID: 14010489

プロジェクトについて

2個の提案

リモートプロジェクト

アクティブ 7年前

お金を稼ぎたいですか？

メールアドレス

Freelancerで入札する利点

予算と期間を設定してください

仕事で報酬を得る

提案をご説明ください

登録して仕事に入札するのは無料です

この仕事に2人のフリーランサーが、平均$555 USDで入札しています

@EngineerBadar

hi sir i do my final year project on FPGA kit my project was to build 8 bit processor on FPGA kit. i have great experience of verilog i can easily do that. Accept my offer thanks Note that I study special coerce of 4 credit hour with lab "ASIC Design and FPGA " .

$555 USD 15日以内

0.0

(0 レビュー)

0.0

@chyconsl

Hi, Can we discuss the project further? I have done similar project and understood the project outline. Please give me a chance. A trial will convince you. Looking forward to work with you.

$555 USD 10日以内