Verilog/ VHDL Jobs

私は採用したいです 私は働きたいです
Verilog/ VHDLについて
Verilog is a description language used in the field of semiconductor and electronic design. It is also used in analog and mixed-signal circuits. VHDL is a hardware description language used in electronic design automation and integrated circuits. If your business is working with Verilog / VHDL then you can use some freelancer help to ease the workload. Post your Verilog/VHDL job today to connect with such freelancers. Verilog / VHDL Designersを採用する

絞り込む

私の最近の検索
次の条件で絞り込む：
予算
to
to
to
種類
スキル
言語
    ジョブステータス
    絞り込み条件を適用する
    16 仕事が見つかりました。次の価格： USD
    I need FPGA expert for a small parking system project using ir sensors on nexsys 2 spartan 3e board -- 2 6 日 left

    this is fairly a simple project let make now if you ca do it i will attach files read that the budget is also good $200 and i need it asap

    Arduino 電気工学 エレクトロニクス FPGA Verilog/ VHDL
    $107 (Avg Bid)
    $107 平均入札額
    5 入札
    今すぐ入札する
    I need FPGA expert for a small parking system project using ir sensors on nexsys 2 spartan 3e board 6 日 left

    this is fairly a simple project let make now if you ca do it i will attach files read that the budget is also good $200 and i need it asap

    Arduino 電気工学 エレクトロニクス FPGA Verilog/ VHDL
    $142 (Avg Bid)
    $142 平均入札額
    5 入札
    今すぐ入札する
    Development of hardware solutions on CPU, GPU & FPGA for 2-D Phase Unwrapping algorithm 6 日 left

    Objective is to develop one VLSI Architecture and Verilog code for Algorithm-1(2D-SRNCP) [1] with Derivative variance correlation map for given two 256*256 synthesized & one SAR real time image. Implementation should be done in Matlab@Simulink and Xilinx@ System Generator environment. Implement above algorithm on FPGA Board & GPU. Simulation results should be demonstrated on MATLAB by comp...

    エンジニアリング Matlab and Mathematica Verilog/ VHDL
    $70 - $140
    $70 - $140
    0 入札
    今すぐ入札する
    Build me a Digital Circuit in Logisim c 6 日 left
    認証完了

    Design a circuit in Logisim for the following simple coffee vending machine: It accepts only coins of the nominal 10 coin and 50 coin . There are two types of coffee, costing: 120 coin and 170 coin. You can order a coffee only when there is enough money (use LED to indicate that you can order one or another type). Once you order, all the money is used without returning back any.

    回路設計 電気工学 エレクトロニクス エンジニアリング Verilog/ VHDL
    $41 (Avg Bid)
    $41 平均入札額
    3 入札
    今すぐ入札する
    Digital circuit in logisim b 6 日 left
    認証完了

    Build a calculator that can add and subtract decimals of up to 5 decimal digits. The calculator should have a display of 6 decimal digits. There should a number pad with digits 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 and three possible operations, + (addition), - (subtraction), = (equals). The flow of the operations should be as follow: While typing the number it should be displayed right aligned, extendin...

    C++プログラミング 電気工学 エレクトロニクス エンジニアリング Verilog/ VHDL
    $21 (Avg Bid)
    $21 平均入札額
    5 入札
    今すぐ入札する
    Build me a Digital Circuit in Logisim a 5 日 left
    認証完了

    Design a circuit in Logisim for the following simple vending coffee machine: It accepts only coins of the nominal 10 coin and 50 coin . There are two types of coffee, costing: 120 coin and 50 coin. You can order a coffee only when there is enough money (use LED to indicate that you can order one or another type). Once you order, all the money is used without returning any.

    回路設計 電気工学 エレクトロニクス エンジニアリング Verilog/ VHDL
    $30 (Avg Bid)
    $30 平均入札額
    7 入札
    今すぐ入札する
    VLSI CMOS simple project urgent $50 -- 2 4 日 left

    hi ineed vlsi cmos expert asap

    回路設計 デジタルデザイン 電気工学 エレクトロニクス Verilog/ VHDL
    $39 (Avg Bid)
    $39 平均入札額
    4 入札
    今すぐ入札する
    MRAS SYSTEM SIMULATION USING SIMULINK 4 日 left
    認証完了

    MRAS SYSTEM SIMULATION USING SIMULINK NEEDED You will have 7 days to complete the work defined in scope. Your bid will not be negotiated so please read well before you bid. Payment will be 50/50 after simulation and after writting. Maximum Budget is 250USD

    電気工学 エレクトロニクス エンジニアリング Matlab and Mathematica Verilog/ VHDL
    $380 (Avg Bid)
    $380 平均入札額
    7 入札
    今すぐ入札する
    VHDL FPGA GAME IMPLEMENTATION 4 日 left

    VHDL implemented in altera de2 board

    電気工学 エレクトロニクス FPGA マイクロコントローラ Verilog/ VHDL
    $430 (Avg Bid)
    $430 平均入札額
    4 入札
    今すぐ入札する
    QUARTUS II (ALTERA DE2 - FPGA VHDL) 4 日 left

    Our group wants to implement a game using altera de2 cyclone ii board. Please see the attached file for the details of the game to be implemented.

    電気工学 エレクトロニクス FPGA マイクロコントローラ Verilog/ VHDL
    $17 (Avg Bid)
    $17 平均入札額
    2 入札
    今すぐ入札する
    write vhdl code for a simple basic processor with control unit 4 日 left

    A very simple processor is designed, need to write vhdl codes(few components already written) for it and implement the microprogrammed Control unit.

    エレクトロニクス FPGA マイクロコントローラ Verilog/ VHDL
    $26 (Avg Bid)
    $26 平均入札額
    5 入札
    今すぐ入札する
    I need a microcontroller developer 3 日 left

    The project has a few basic functions. 1. maintain a specific temperature 2. fire a signal to a solenoid valve in particular (adjustable) intervals. other basic functions like on off etc

    Arduino 電気工学 エレクトロニクス マイクロコントローラ Verilog/ VHDL
    $186 (Avg Bid)
    $186 平均入札額
    40 入札
    今すぐ入札する
    Verilog simulation of two action-reaction processes 3 日 left
    認証完了

    Verilog simulation of two action-reaction processes

    デジタルデザイン 電気工学 Electronic Design 数学 Verilog/ VHDL
    $29 (Avg Bid)
    $29 平均入札額
    6 入札
    今すぐ入札する
    adc data decoding module 2 日 left

    Design adc data decoding module. (vivado 2018.2) Input: FCLK,DCLK,DATA_0~DATA_15.(all input signals are LVDS) Output: CLKOUT, DOUT_0 [15:0] ~ DOUT_31 [15:0]. One data path contains two adc signals. The two adc signals are distinguished by FCLK level. I need to decode the adc data into 16-bit wide data and output a total of 32 channels of adc data. The input waveform is shown in the figure. The dif...

    エレクトロニクス FPGA マイクロコントローラ Verilog/ VHDL
    $214 (Avg Bid)
    $214 平均入札額
    7 入札
    今すぐ入札する
    Anyone expert in vhdl 2 日 left

    Vhdl is needed

    Verilog/ VHDL
    $27 (Avg Bid)
    $27 平均入札額
    6 入札
    今すぐ入札する
    FPGA peogramming, Xillinx 3 時間 left

    Need help program FPGA to communicate with TI7200 through SPI, and generate 300 and 100 Hz sine waves to drive two electric coils,

    電気工学 エレクトロニクス FPGA マイクロコントローラ Verilog/ VHDL
    $508 (Avg Bid)
    $508 平均入札額
    14 入札
    今すぐ入札する
    1を、16エントリーの、16に見せる
    1ページの表示件数