終了

Design a baseline H.264 encoder with Verilog so that it can be complied and synthesized in Xilinx or Quartus II

このプロジェクトは、フリーランサーの方々から13件の入札を受けています。平均入札額は$872 USDです。

このようなプロジェクトの無料見積もりを取得
作業中の採用者
プロジェクト予算
$250 - $750 USD
入札合計
13
プロジェクト情報

Some details:

1. The encoder should include intra mode and inter mode

2. The encoder can encode I frame and P frame.

3. CAVLC is used for entropy encode

4. RDO mode should be implemented and can be chosen based on needs

5. The encoder should have a design to compute the PSNR of YUV components.

6. The code should have notes to help me understand your design.

7. The project should be simulated and synthesized in QuartusII or Xilinx.

8. You should write a document to describe the target and design principle of each module and the relation between different modules.

9. The input of the encoder is a video with QCIF resolution.

10. The output is .264 bits stream. This stream can be decoded correctly with ffmpeg.

11. The last but most important, the encoder should be implemented in Verilog.

お金を稼ぎたいと思っていますか?

  • 予算と期限を設定してください
  • 提案のアウトラインを作成してください
  • 仕事の報酬を受け取りましょう

このプロジェクトにも入札したフリーランサーを採用する

    • Forbes
    • The New York Times
    • Time
    • Wall Street Journal
    • Times Online